Δωρεές 15 Σεπτεμβρίου 2024 – 1 Οκτωβρίου 2024
Σχετικά με συγκέντρωση χρημάτων
αναζήτηση βιβλίων
βιβλία
Δωρεές:
70.8% έχει επιτευχθεί
Σύνδεση
Σύνδεση
Σε εξουσιοδοτημένους χρήστες είναι διαθέσιμα:
προσωπικές συστάσεις
Telegram bot
ιστορία λήψεων
αποστολή στο Email ή Kindle
διαχείριση λιστών βιβλίων
αποθήκευση στα αγαπημένα
Προσωπικά
Αιτήματα βιβλίων
Εξερευνήστε
Z-Recommend
Λίστες βιβλίων
Τα πιο δημοφιλή
Κατηγορίες
Συμμετοχή
Υποστήριξη
Μεταφορτώσεις
Litera Library
Δωρεά χάρτινων βιβλίων
Προσθήκη χάρτινων βιβλίων
Search paper books
Το LITERA Point μου
Αναζήτηση λέξεων κλειδιών
Main
Αναζήτηση λέξεων κλειδιών
search
1
FPGA Verilog 开发实战指南 基于Intel Cyclone IV (Part 2)
野火
sdram
钟
output
址
sys_rst_n
input
码
assign
fpga
verilog
cyclone
intel
www.firebbs.cn
yehuosm.tmall.com
坛
猫
cfg_data_reg
控
操
sys_clk
频
网
1bit
fifo
摄
i2c
negedge
框
parameter
sdram_dq
芯
posedge
介
sdram_addr
储
串
刷
wm8978
rst_n
描
驱
rd_en
键
绍
define
宽
wr_en
50mhz
vga
绘
Έτος:
2021
Γλώσσα:
chinese
Αρχείο:
PDF, 39.80 MB
Οι ετικέτες (tags) σας:
0
/
5.0
chinese, 2021
2
FPGA Prototyping by VHDL Examples: Xilinx MicroBlaze MCS SoC
Wiley-Blackwell
Pong P. Chu
downto
core
circuit
std_logic
signal
clk
figure
shown
operation
port
clock
listing
reset
memory
bits
fpro
output
buffer
device
input
map
hdl
unsigned
signals
pixel
uart
controller
fpga
subsystem
counter
diagram
addr
driver
cores
arch
integer
state_next
verify
rate
fifo
spi
architecture
void
derive
discussed
module
contains
implementation
mmio
board
Έτος:
2017
Γλώσσα:
english
Αρχείο:
PDF, 32.39 MB
Οι ετικέτες (tags) σας:
5.0
/
5.0
english, 2017
3
FPGA Verilog开发实战指南:基于Inter Cyclone IV(进阶篇)2021
刘火良 杨森 张硕
钟
sdram
sys_rst_n
址
码
操
sys_clk
频
网
控
input
fifo
negedge
刷
output
posedge
assign
框
parameter
wm8978
介
录
芯
绍
摄
rst_n
沿
播
define
宽
crc
cfg_data_reg
储
init_end
绘
预
crc_data
rd_en
描
延
串
迟
wr_en
协
udp
idle
rmii
帧
详
50mhz
Αρχείο:
PDF, 13.76 MB
Οι ετικέτες (tags) σας:
5.0
/
1.0
4
FPGA Verilog开发实战指南:基于Inter Cyclone IV(进阶篇)2021
北京华章图文信息有限公司
刘火良 杨森 张硕
钟
sdram
sys_rst_n
址
码
操
sys_clk
频
网
控
input
fifo
negedge
刷
output
posedge
assign
框
parameter
wm8978
介
录
芯
绍
摄
rst_n
沿
播
define
宽
crc
cfg_data_reg
储
init_end
crc_data
绘
预
rd_en
描
延
串
迟
wr_en
协
udp
idle
rmii
帧
详
50mhz
Έτος:
2021
Γλώσσα:
chinese
Αρχείο:
EPUB, 13.87 MB
Οι ετικέτες (tags) σας:
5.0
/
0
chinese, 2021
5
FPGA自学笔记 设计与验证
北京航空航天大学出版社
小梅哥(梅雪松)
rst_n
码
钟
控
clk
串
频
址
操
fpga
sdram
描
posedge
测
储
辑
键
芯
negedge
fifo
逻
刷
adc
析
帧
sclk
驱
沿
核
i2c
扫
cyclone
pll
软
载
clk_period
sda
屏
预
input
dds
quartus
tft
宽
拟
抖
cnt
升
cs_n
介
Έτος:
2017
Γλώσσα:
chinese
Αρχείο:
PDF, 16.29 MB
Οι ετικέτες (tags) σας:
0
/
5.0
chinese, 2017
6
EDA与数字系统设计 第3版
北京:机械工业出版社
李国丽,朱维勇编著
clk
quartus
verilog
reset
hdl
vhdl
std_logic_vector
output
downto
key_code
std_logic
fpga
dataout_tmp
lock
signal
counter
clr
flag
inl
input
cpld
pld
acounth
posedge
beounth
ms2
acount
wr_data
beountl
ms8
led7s
ms4
device
event
ms3
endcase
orcad
elsif
library
seg_r
agreen
altera
ared
bred
lightstatus
ms6
ms7
pcb
port
architecture
Έτος:
2019
Γλώσσα:
chinese
Αρχείο:
PDF, 40.62 MB
Οι ετικέτες (tags) σας:
0
/
0
chinese, 2019
1
Ακολουθήστε
αυτόν τον σύνδεσμο
ή αναζητήστε το bot "@BotFather" στο Telegram
2
Στείλτε την εντολή /newbot
3
Εισάγετε ένα όνομα για το chatbot σας
4
Εισάγετε ένα όνομα χρήστη για το bot
5
Αντιγράψτε το τελευταίο μήνυμα από τον BotFather και επικολλήστε το εδώ
×
×